МІНІСТЕРСТВО ОСВІТИ І НАУКИ, МОЛОДІ ТА СПОРТУ УКРАЇНИ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ «ЛЬВІВСЬКА ПОЛІТЕХНІКА» / КУРСОВА РОБОТА з навчальної дисципліни: “ Комп`ютерні методи високорівневого проектування пристроїв захисту ” на тема: “Розроблення та синтез VHDL-моделей елементів пристроїв захисту інформації” Львів – 2012 Зміст Завдання………………………………………………………...……………..2 Аналітичний розділ з роз’ясненням та аналізом основних принципів побудови та реалізації пристрою в ПЛІС……………………………………3 Розділ з описом заданих алгоритмів шифрування та режимів обробки даних…………………………………………………………………………...5 Розділ з описом розробки архітектури пристрою та його структурної схеми на рівні між регістрових передач……………………………………..9 Розділ з описом розробки VHDL – моделей компонент пристрою та VHDL – пристрою в цілому……………………………………..…………..11 Розділ з описом розробки системи тестування тестування для виконання тестування пристрою та з результатами симуляції пристрою у формі часових діаграм, результати синтезу пристрою…………………………...21 Cинтез розробленої VHDL - моделі пристрою в ПЛІС…………………...23 Висновки……………………………………………………………………..27 Список використаної літератури…………………………………………...28 Завдання Відповідно до НЗК (номера залікової книжки) визначити варіант завдання наступним чином: (аb тоd 25 + 1), аb - дві останні цифри НЗК. Варіант завдання подано в таблиці нижче. Виконати архітектурне проектування та розробити VHDL - модель пристрою реалізації заданих завданням режимів обробки даних. Як модуль шифрування використати імітаційну модель пристрою, що виконує заданий завданням алгоритм симетричного блокового шифрування. Розробити систему тестування та з її допомогою виконати функціональну симуляцію розробленої VHDL - моделі пристрою. 4. Для магістрів - виконати синтез розробленої VHDL - моделі пристрою в ПЛІС за власним вибором, а також виконати часову симуляцію розробленої VHDL - моделі пристрою з допомогою розробленої системи тестування. Варіант Алгоритм СБШ Режими обробки даних  1 AES-128 CTR, СВС, ECB   Аналітичний розділ з роз’ясненням та аналізом основних принципів побудови та реалізації пристрою в ПЛІС Етапи проектування програмних моделей процесорів на рівні міжрегістрових передач та їх реалізації у програмовних логічних інтегральних схемах (ПЛІС) зображено на рис. 1. / Рис. 1. Етапи проектування програмних моделей процесорів на рівні міжрегістрових передач та їх реалізації у програмовних логічних інтегральних схемах. Структура процесора визначається під час його функціональної декомпозиції: кожен з модулів процесора повинен бути функціонально незалежним. В загальному критеріями якості розбиття схеми на модулі є функціональна незалежність модулів та кількість міжмодульних з'єднань (чим менше - тим краще). Розробник, володіючи методикою проектування програмних моделей процесорів мовами опису апаратних засобів, створює якісну програмну модель. Під час розробки програмної моделі та після її закінчення проводиться функціональна симуляція, яка дає змогу виявити помилки, відлагодити роботу процесора та підтвердити його відповідність технічному завданню. Для ефективного тестування окремих компонент та всієї програмної моделі процесора розробляють системи тестування. Система тестування - це спеціальне середовище (модель), у яке поміщається тестований пристрій і яке імітує роботу реальної системи, у якій буде працювати надвелика інтегральна схема. Архітектура системи тестування розробляється відповідно до вимог конкретного тестованого пристрою. Помилки, що виявляються на етапі функціональної симуляції, усуваються шляхом модифікації програмної моделі процесора на етапі його опису мовою опису апаратних засобів. Такі помилки усуваються найлегше, проте інколи це вимагає змін в архітектурі процесора. Після функціональної симуляції проводиться логічний синтез програмної моделі процесора у ПЛІС. На цьому етапі код з мови опису апаратних засобів транслюється у код, який використовується як вхідний при програмуванні кристалу. На етапі логічного синтезу процесора...